آیسی Programmable Array Logic از پیشگامان فناوریهای قابل برنامهریزی در دنیای دیجیتال محسوب میشوند. این تراشهها با ارائه انعطافپذیری در پیادهسازی توابع منطقی، تحول عظیمی در طراحی مدارهای دیجیتال ایجاد کردند.
متشکل از یک آرایه AND برنامهپذیر و یک آرایه OR ثابت. آرایه AND امکان تولید جملههای منطقی را فراهم میکند. آرایه OR این جملهها را با هم ترکیب مینماید.
شبکهای از فیوزها که قابلیت برنامهریزی دارند. هر فیوز نشاندهنده یک اتصال احتمالی است. برنامهریزی با سوزاندن فیوزهای خاص انجام میشود.
دارای آرایه AND برنامهپذیر و آرایه OR ثابت. مناسب برای توابع منطقی ترکیبی. typically تا 8 ترم خروجی.
مجهز به فلیپفلاپ در خروجیها. امکان پیادهسازی مدارهای ترتیبی. دارای خطوط فیدبک.
تعداد ورودی/خروجی بیشتر. سرعت بالاتر. قابلیتهای پیچیدهتر.
تأخیر انتشار typically 10-25 نانوثانیه. فرکانس کاری تا 100 مگاهرتز. زمان راهاندازی typically 5-15 نانوثانیه.
ولتاژ کاری 5V استاندارد. جریان استاتیک typically 50-100 میلیآمپر. توان مصرفی typically 0.5-1 وات.
تعداد ترمهای AND. تعداد فلیپفلاپها. خطوط فیدبک available.
جایگزینی برای مدارهای منطقی TTL. کنترل سکانس عملیات. رابطسازی بین زیرسیستمها.
رمزگذار/رمزگشا. مبدل کد. تولید کننده پالس.
کنترلر پروتکل. مدیریت جریان داده. تشخیص خطا.
جایگزینی دهها IC TTL. کاهش ابعاد PCB. سادهسازی سیمکشی.
قابلیت تغییر عملکرد بدون تغییر سختافزار. امکان پروتوتایپ سریع. پشتیبانی از طراحیهای پیچیده.
محافظت در برابر کپی غیرمجاز. غیرقابل مشاهده بودن طرح. قابلیت برنامهریزی یکبار نوشتن.
8 خروجی کامبیناسیونی. 10 ورودی اختصاصی. 8 ترم OR.
8 خروجی ثبتشده. 8 ورودی اختصاصی. فلیپفلاپ D-type.
10 خروجی با قابلیت پیکربندی. ماکروسلهای قابل برنامهریزی. منابع منطقی گسترده.
نوشتن معادلات منطقی. شبیهسازی عملکرد. بهینهسازی ترمها.
تبدیل معادلات به الگوی فیوز. بررسی قوانین طراحی. تأیید نهایی.
استفاده از برنامهریز مخصوص. سوزاندن فیوزها. verify برنامهریزی.
نرمافزار Abel. کامپایلر CUPL. محیطهای توسعه یکپارچه.
بررسی عملکرد منطق. آنالیز timing. عیبیابی طراحی.
دستگاههای برنامهریزی مخصوص. سازگاری با فرمت JEDEC. قابلیت verify خودکار.
پیشگام در توسعه PAL
تولیدکننده محصولات پیشرفته
ارائهدهنده راهحلهای صنعتی
تعداد ورودی/خروجی مورد نیاز. نوع توابع منطقی. نیاز به حافظه یا حالت.
سرعت مورد نیاز مدار. تأخیرهای بحرانی. فرکانس کاری.
تعداد ترمهای AND. نیاز به فلیپفلاپ. خطوط فیدبک لازم.
نکته پایانی:
انتخاب آیسی Programmable Array Logic مناسب نیازمند درک عمیق از معماری و قابلیتهای آن است. همیشه طراحی را با شبیهسازی کامل کنید. از ابزارهای توسعه مناسب استفاده نمایید. برنامهریزی نهایی را با دقت انجام دهید.